其指令集也是在不断更新增加当中，如Intel为X299平台上的处理器增加了AVX 512指令集，目的就是为了提高某一方面的性能。虽然CISC可以实现高性能CPU设计，但是设计起来就相当麻烦了，要保持庞大硬件设计正确是一件不容易的事情，还要确保性能有所提升，不能开倒车，因此桌面CPU研发时间也慢慢地变长。
这时候，以ARM为首的一些RISC精简指令系统计算机开始崭露头角了。RISC可以说是从CISC中取其精华去其糟粕，简化指令功能，让指令的平均执行周期减少，达到提升计算机工作主频的目的，同时引入大量通用寄存器减少不必要的读写过程，提高子程序执行速度，这样一来程序运行时间缩短并且减少了寻址，提高了编译效率，最终达到高性能目的。
这两种指令集一直都在求同存异当中，都在追求在体系架构、操作运行、软硬件、编译时间以及运行时间等等诸多因素中做出某种平衡，以此达到当初所设计的高效运转目的。图片来自新浪博客功耗上的限制从CISC、RISC设计思路来看，大家不难发现，他们走的路根本不一样，前者专注于高性能方向，但带来高功耗，而后者专注于做低功耗的嵌入式，对于性能的最强不是太过强劲。
因此我们也看到Intel、AMD他们擅长于设计性能超高的X86处理器，而高通、苹果依靠ARM IP授权设计出注重效能的SoC芯片。就像我们以前所举的例子，Core i7-8086K可以轻易跑出95W功耗，但像高通骁龙845这种最顶级的SoC也不过是5W，只有其1/19，主要是手机尺寸越来越小，电池容量、能量密度发展跟不上，手机所用ARM内核只能是低功耗。
一般来说，处理器的功耗可以随着制造工艺的进步而降低，但近些年来，移动设备所采用的的SoC往往率先使用更小的纳米工艺制程，比方说骁龙845的10nm，虽然里面有取巧成分，但推进速度远远快于Intel的10nm工艺，加之SoC还会有对应的低功耗版本工艺，所以无论是设计上、还是工艺上的差别，都导致了ARM、X86功耗差异非常大。
大小核架构从前的X86传统CPU，如果是四核或者是双核，内部的四个、两个个核心都是一模一样的，这样的话，由于一旦软件只能调度一个核心，处于高频工作，但由于架构限制，其余核心也要保持同样的高频率和高电压状态，这样就浪费了大量的能量在做无用功。后来就发展出了异步多核，允许不同核心工作在不同频率上，以此换来更低功耗。
由于移动设备更加在意功耗，所以ARM采用了更加激进的做法，八个核里面允许有不同Cortex-A架构核心，那就是著名的ARM bigLITTLE。这样的大小核设计目的很明确，就是在有限的电池容量中，兼顾性能、续航的需求，因此SoC内部的CPU是采用异构计算，既有高性能大核心，也有低功耗小核心。bigLITTLE架构框架，图片来自ARM官网芯片设计厂商可以根据自己的需求，设计出有针对性的产品，比方说目前高通骁龙845、华为的麒麟970、联发科Helio X30都是bigLITTLE架构，这样的话如果你只是刷刷微博、朋友圈，那么只需要动用小核心就能完成任务，玩《绝地求生》吃鸡游戏就可能大小核全开，从而保证性能、续航的平衡。
因此ARM的bigLITTLE异步多核架构非常值得参考，甚至传闻称英特尔将在第10代酷睿处理器Lakefield上使用这种技术，高性能大核是Ice lake（下一代Core），低功耗小核心则是Tremont（下一代Atom），因此在整体功耗上控制在35W以内，用于二合一笔记本上。ARM、X86也能相互融合之前我们在另一篇超能课堂《手机SoC与电脑的CPU性能究竟差多少？》就总结过，RISC、CISC各有各的优势，目前两者界限开始逐渐变得模糊，现代的CPU往往采用了CISC的外围，而内部则加入了部分RISC的特性，这个也是Intel处理器的开始拥有RISC的典型例子。
也就是说其实未来CPU发展方向之一就是融合CISC以及RISC，从软件、硬件上取长补短，进一步提高处理器的并行性以及工艺水平。X86、ARM在性能、功耗上各占优势，尽管ARM一直想进入高性能服务器市场上，但一直都是雷声大雨点小，前不久想要挑战intel服务器地位的高通，ARM服务器部门直接裁员50%，技术副总裁也不玩了；ARM处理器也期望能获得X86处理器的高性能，以便能用在移动笔记本上，就像刚刚推出的高通骁龙835 Windows笔记本一样，但评价、反映都是平平；Intel利用X86架构Atom做手机SoC，结果还是败给了ARM，亏掉数十亿美元，最终直接砍掉了这个项目，老老实实做X86处理器。
